lenovo/x200,t400: use gpio.h instead of gpio_setup
Uses gpio.h instead of default_southbridge_gpio_setup to configure southbridge GPIO's. This is more consistent with how GPIO's are configured on newer targets. Change-Id: I6ccd0564b929e958864739b7cde04f5592c58479 Signed-off-by: Arthur Heymans <arthur@aheymans.xyz> Reviewed-on: https://review.coreboot.org/16379 Tested-by: build bot (Jenkins) Reviewed-by: Aaron Durbin <adurbin@chromium.org>
This commit is contained in:
Arthur Heymans
Martin Roth
parent
5cf758d45b
commit
734b3d1be0
301
src/mainboard/lenovo/t400/gpio.h
Normal file
301
src/mainboard/lenovo/t400/gpio.h
Normal file
@ -0,0 +1,301 @@
|
|||||||
|
#ifndef LENOVO_T400_GPIO_H
|
||||||
|
#define LENOVO_T400_GPIO_H
|
||||||
|
|
||||||
|
#include <southbridge/intel/common/gpio.h>
|
||||||
|
|
||||||
|
const struct pch_gpio_set1 pch_gpio_set1_mode = {
|
||||||
|
.gpio0 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio1 = GPIO_MODE_GPIO,
|
||||||
|
.gpio2 = GPIO_MODE_GPIO,
|
||||||
|
.gpio3 = GPIO_MODE_GPIO,
|
||||||
|
.gpio4 = GPIO_MODE_GPIO,
|
||||||
|
.gpio5 = GPIO_MODE_GPIO,
|
||||||
|
.gpio6 = GPIO_MODE_GPIO,
|
||||||
|
.gpio7 = GPIO_MODE_GPIO,
|
||||||
|
.gpio8 = GPIO_MODE_GPIO,
|
||||||
|
.gpio9 = GPIO_MODE_GPIO,
|
||||||
|
.gpio10 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio11 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio12 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio13 = GPIO_MODE_GPIO,
|
||||||
|
.gpio14 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio15 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio16 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio17 = GPIO_MODE_GPIO,
|
||||||
|
.gpio18 = GPIO_MODE_GPIO,
|
||||||
|
.gpio19 = GPIO_MODE_GPIO,
|
||||||
|
.gpio20 = GPIO_MODE_GPIO,
|
||||||
|
.gpio21 = GPIO_MODE_GPIO,
|
||||||
|
.gpio22 = GPIO_MODE_GPIO,
|
||||||
|
.gpio23 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio24 = GPIO_MODE_GPIO,
|
||||||
|
.gpio25 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio26 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio27 = GPIO_MODE_GPIO,
|
||||||
|
.gpio28 = GPIO_MODE_GPIO,
|
||||||
|
.gpio29 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio30 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio31 = GPIO_MODE_NATIVE,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set1 pch_gpio_set1_direction = {
|
||||||
|
.gpio0 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio1 = GPIO_DIR_INPUT,
|
||||||
|
.gpio2 = GPIO_DIR_INPUT,
|
||||||
|
.gpio3 = GPIO_DIR_INPUT,
|
||||||
|
.gpio4 = GPIO_DIR_INPUT,
|
||||||
|
.gpio5 = GPIO_DIR_INPUT,
|
||||||
|
.gpio6 = GPIO_DIR_INPUT,
|
||||||
|
.gpio7 = GPIO_DIR_INPUT,
|
||||||
|
.gpio8 = GPIO_DIR_INPUT,
|
||||||
|
.gpio9 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio10 = GPIO_DIR_INPUT,
|
||||||
|
.gpio11 = GPIO_DIR_INPUT,
|
||||||
|
.gpio12 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio13 = GPIO_DIR_INPUT,
|
||||||
|
.gpio14 = GPIO_DIR_INPUT,
|
||||||
|
.gpio15 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio16 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio17 = GPIO_DIR_INPUT,
|
||||||
|
.gpio18 = GPIO_DIR_INPUT,
|
||||||
|
.gpio19 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio20 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio21 = GPIO_DIR_INPUT,
|
||||||
|
.gpio22 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio23 = GPIO_DIR_INPUT,
|
||||||
|
.gpio24 = GPIO_DIR_INPUT,
|
||||||
|
.gpio25 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio26 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio27 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio28 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio29 = GPIO_DIR_INPUT,
|
||||||
|
.gpio30 = GPIO_DIR_INPUT,
|
||||||
|
.gpio31 = GPIO_DIR_INPUT,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set1 pch_gpio_set1_level = {
|
||||||
|
.gpio0 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio1 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio2 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio3 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio4 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio5 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio6 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio7 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio8 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio9 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio10 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio11 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio12 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio13 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio14 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio15 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio16 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio17 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio18 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio19 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio20 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio21 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio22 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio23 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio24 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio25 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio26 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio27 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio28 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio29 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio30 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio31 = GPIO_LEVEL_HIGH,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set1 pch_gpio_set1_blink = {
|
||||||
|
.gpio0 = GPIO_NO_BLINK,
|
||||||
|
.gpio1 = GPIO_NO_BLINK,
|
||||||
|
.gpio2 = GPIO_NO_BLINK,
|
||||||
|
.gpio3 = GPIO_NO_BLINK,
|
||||||
|
.gpio4 = GPIO_NO_BLINK,
|
||||||
|
.gpio5 = GPIO_NO_BLINK,
|
||||||
|
.gpio6 = GPIO_NO_BLINK,
|
||||||
|
.gpio7 = GPIO_NO_BLINK,
|
||||||
|
.gpio8 = GPIO_NO_BLINK,
|
||||||
|
.gpio9 = GPIO_NO_BLINK,
|
||||||
|
.gpio10 = GPIO_NO_BLINK,
|
||||||
|
.gpio11 = GPIO_NO_BLINK,
|
||||||
|
.gpio12 = GPIO_NO_BLINK,
|
||||||
|
.gpio13 = GPIO_NO_BLINK,
|
||||||
|
.gpio14 = GPIO_NO_BLINK,
|
||||||
|
.gpio15 = GPIO_NO_BLINK,
|
||||||
|
.gpio16 = GPIO_NO_BLINK,
|
||||||
|
.gpio17 = GPIO_NO_BLINK,
|
||||||
|
.gpio18 = GPIO_NO_BLINK,
|
||||||
|
.gpio19 = GPIO_NO_BLINK,
|
||||||
|
.gpio20 = GPIO_NO_BLINK,
|
||||||
|
.gpio21 = GPIO_NO_BLINK,
|
||||||
|
.gpio22 = GPIO_NO_BLINK,
|
||||||
|
.gpio23 = GPIO_NO_BLINK,
|
||||||
|
.gpio24 = GPIO_NO_BLINK,
|
||||||
|
.gpio25 = GPIO_NO_BLINK,
|
||||||
|
.gpio26 = GPIO_NO_BLINK,
|
||||||
|
.gpio27 = GPIO_NO_BLINK,
|
||||||
|
.gpio28 = GPIO_NO_BLINK,
|
||||||
|
.gpio29 = GPIO_NO_BLINK,
|
||||||
|
.gpio30 = GPIO_NO_BLINK,
|
||||||
|
.gpio31 = GPIO_NO_BLINK,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set1 pch_gpio_set1_invert = {
|
||||||
|
.gpio0 = GPIO_NO_INVERT,
|
||||||
|
.gpio1 = GPIO_INVERT,
|
||||||
|
.gpio2 = GPIO_NO_INVERT,
|
||||||
|
.gpio3 = GPIO_NO_INVERT,
|
||||||
|
.gpio4 = GPIO_NO_INVERT,
|
||||||
|
.gpio5 = GPIO_NO_INVERT,
|
||||||
|
.gpio6 = GPIO_NO_INVERT,
|
||||||
|
.gpio7 = GPIO_NO_INVERT,
|
||||||
|
.gpio8 = GPIO_INVERT,
|
||||||
|
.gpio9 = GPIO_NO_INVERT,
|
||||||
|
.gpio10 = GPIO_NO_INVERT,
|
||||||
|
.gpio11 = GPIO_NO_INVERT,
|
||||||
|
.gpio12 = GPIO_NO_INVERT,
|
||||||
|
.gpio13 = GPIO_NO_INVERT,
|
||||||
|
.gpio14 = GPIO_NO_INVERT,
|
||||||
|
.gpio15 = GPIO_NO_INVERT,
|
||||||
|
.gpio16 = GPIO_NO_INVERT,
|
||||||
|
.gpio17 = GPIO_NO_INVERT,
|
||||||
|
.gpio18 = GPIO_NO_INVERT,
|
||||||
|
.gpio19 = GPIO_NO_INVERT,
|
||||||
|
.gpio20 = GPIO_NO_INVERT,
|
||||||
|
.gpio21 = GPIO_NO_INVERT,
|
||||||
|
.gpio22 = GPIO_NO_INVERT,
|
||||||
|
.gpio23 = GPIO_NO_INVERT,
|
||||||
|
.gpio24 = GPIO_NO_INVERT,
|
||||||
|
.gpio25 = GPIO_NO_INVERT,
|
||||||
|
.gpio26 = GPIO_NO_INVERT,
|
||||||
|
.gpio27 = GPIO_NO_INVERT,
|
||||||
|
.gpio28 = GPIO_NO_INVERT,
|
||||||
|
.gpio29 = GPIO_NO_INVERT,
|
||||||
|
.gpio30 = GPIO_NO_INVERT,
|
||||||
|
.gpio31 = GPIO_NO_INVERT,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set2 pch_gpio_set2_mode = {
|
||||||
|
.gpio32 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio33 = GPIO_MODE_GPIO,
|
||||||
|
.gpio34 = GPIO_MODE_GPIO,
|
||||||
|
.gpio35 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio36 = GPIO_MODE_GPIO,
|
||||||
|
.gpio37 = GPIO_MODE_GPIO,
|
||||||
|
.gpio38 = GPIO_MODE_GPIO,
|
||||||
|
.gpio39 = GPIO_MODE_GPIO,
|
||||||
|
.gpio40 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio41 = GPIO_MODE_GPIO,
|
||||||
|
.gpio42 = GPIO_MODE_GPIO,
|
||||||
|
.gpio43 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio44 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio45 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio46 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio47 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio48 = GPIO_MODE_GPIO,
|
||||||
|
.gpio49 = GPIO_MODE_GPIO,
|
||||||
|
.gpio50 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio51 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio52 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio53 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio54 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio55 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio56 = GPIO_MODE_GPIO,
|
||||||
|
.gpio57 = GPIO_MODE_GPIO,
|
||||||
|
.gpio58 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio59 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio60 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio61 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio62 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio63 = GPIO_MODE_NATIVE,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set2 pch_gpio_set2_direction = {
|
||||||
|
.gpio32 = GPIO_DIR_INPUT,
|
||||||
|
.gpio33 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio34 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio35 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio36 = GPIO_DIR_INPUT,
|
||||||
|
.gpio37 = GPIO_DIR_INPUT,
|
||||||
|
.gpio38 = GPIO_DIR_INPUT,
|
||||||
|
.gpio39 = GPIO_DIR_INPUT,
|
||||||
|
.gpio40 = GPIO_DIR_INPUT,
|
||||||
|
.gpio41 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio42 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio43 = GPIO_DIR_INPUT,
|
||||||
|
.gpio44 = GPIO_DIR_INPUT,
|
||||||
|
.gpio45 = GPIO_DIR_INPUT,
|
||||||
|
.gpio46 = GPIO_DIR_INPUT,
|
||||||
|
.gpio47 = GPIO_DIR_INPUT,
|
||||||
|
.gpio48 = GPIO_DIR_INPUT,
|
||||||
|
.gpio49 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio50 = GPIO_DIR_INPUT,
|
||||||
|
.gpio51 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio52 = GPIO_DIR_INPUT,
|
||||||
|
.gpio53 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio54 = GPIO_DIR_INPUT,
|
||||||
|
.gpio55 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio56 = GPIO_DIR_INPUT,
|
||||||
|
.gpio57 = GPIO_DIR_INPUT,
|
||||||
|
.gpio58 = GPIO_DIR_INPUT,
|
||||||
|
.gpio59 = GPIO_DIR_INPUT,
|
||||||
|
.gpio60 = GPIO_DIR_INPUT,
|
||||||
|
.gpio61 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio62 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio63 = GPIO_DIR_OUTPUT,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set2 pch_gpio_set2_level = {
|
||||||
|
.gpio32 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio33 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio34 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio35 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio36 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio37 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio38 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio39 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio40 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio41 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio42 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio43 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio44 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio45 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio46 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio47 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio48 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio49 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio50 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio51 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio52 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio53 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio54 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio55 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio56 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio57 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio58 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio59 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio60 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio61 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio62 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio63 = GPIO_LEVEL_LOW,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_map t400_gpio_map = {
|
||||||
|
.set1 = {
|
||||||
|
.mode = &pch_gpio_set1_mode,
|
||||||
|
.direction = &pch_gpio_set1_direction,
|
||||||
|
.level = &pch_gpio_set1_level,
|
||||||
|
.blink = &pch_gpio_set1_blink,
|
||||||
|
.invert = &pch_gpio_set1_invert,
|
||||||
|
},
|
||||||
|
.set2 = {
|
||||||
|
.mode = &pch_gpio_set2_mode,
|
||||||
|
.direction = &pch_gpio_set2_direction,
|
||||||
|
.level = &pch_gpio_set2_level,
|
||||||
|
},
|
||||||
|
};
|
||||||
|
|
||||||
|
#endif
|
||||||
@ -30,29 +30,11 @@
|
|||||||
#include <console/console.h>
|
#include <console/console.h>
|
||||||
#include <southbridge/intel/i82801ix/i82801ix.h>
|
#include <southbridge/intel/i82801ix/i82801ix.h>
|
||||||
#include <northbridge/intel/gm45/gm45.h>
|
#include <northbridge/intel/gm45/gm45.h>
|
||||||
|
#include "gpio.h"
|
||||||
|
|
||||||
#define LPC_DEV PCI_DEV(0, 0x1f, 0)
|
#define LPC_DEV PCI_DEV(0, 0x1f, 0)
|
||||||
#define MCH_DEV PCI_DEV(0, 0, 0)
|
#define MCH_DEV PCI_DEV(0, 0, 0)
|
||||||
|
|
||||||
static void default_southbridge_gpio_setup(void)
|
|
||||||
{
|
|
||||||
outl(0x197e23fe, DEFAULT_GPIOBASE + GP_IO_USE_SEL);
|
|
||||||
outl(0xe1a66dfe, DEFAULT_GPIOBASE + GP_IO_SEL);
|
|
||||||
outl(0xe3faef3f, DEFAULT_GPIOBASE + GP_LVL);
|
|
||||||
|
|
||||||
/* Disable blink [31:0]. */
|
|
||||||
outl(0x00000000, DEFAULT_GPIOBASE + GPO_BLINK);
|
|
||||||
/* Set input inversion [31:0]. */
|
|
||||||
outl(0x00000102, DEFAULT_GPIOBASE + GPI_INV);
|
|
||||||
|
|
||||||
/* Enable GPIOs [60:32]. */
|
|
||||||
outl(0x030306f6, DEFAULT_GPIOBASE + GP_IO_USE_SEL2);
|
|
||||||
/* Set input/output mode [60:32] (0 == out, 1 == in). */
|
|
||||||
outl(0x1f55f9f1, DEFAULT_GPIOBASE + GP_IO_SEL2);
|
|
||||||
/* Set gpio levels [60:32]. */
|
|
||||||
outl(0x1dffff53, DEFAULT_GPIOBASE + GP_LVL2);
|
|
||||||
}
|
|
||||||
|
|
||||||
static void early_lpc_setup(void)
|
static void early_lpc_setup(void)
|
||||||
{
|
{
|
||||||
/* Set up SuperIO LPC forwards */
|
/* Set up SuperIO LPC forwards */
|
||||||
@ -93,7 +75,7 @@ void mainboard_romstage_entry(unsigned long bist)
|
|||||||
gm45_early_reset();
|
gm45_early_reset();
|
||||||
}
|
}
|
||||||
|
|
||||||
default_southbridge_gpio_setup();
|
setup_pch_gpios(&t400_gpio_map);
|
||||||
|
|
||||||
/* ASPM related setting, set early by original BIOS. */
|
/* ASPM related setting, set early by original BIOS. */
|
||||||
DMIBAR16(0x204) &= ~(3 << 10);
|
DMIBAR16(0x204) &= ~(3 << 10);
|
||||||
|
|||||||
301
src/mainboard/lenovo/x200/gpio.h
Normal file
301
src/mainboard/lenovo/x200/gpio.h
Normal file
@ -0,0 +1,301 @@
|
|||||||
|
#ifndef LENOVO_X200_GPIO_H
|
||||||
|
#define LENOVO_X200_GPIO_H
|
||||||
|
|
||||||
|
#include <southbridge/intel/common/gpio.h>
|
||||||
|
|
||||||
|
const struct pch_gpio_set1 pch_gpio_set1_mode = {
|
||||||
|
.gpio0 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio1 = GPIO_MODE_GPIO,
|
||||||
|
.gpio2 = GPIO_MODE_GPIO,
|
||||||
|
.gpio3 = GPIO_MODE_GPIO,
|
||||||
|
.gpio4 = GPIO_MODE_GPIO,
|
||||||
|
.gpio5 = GPIO_MODE_GPIO,
|
||||||
|
.gpio6 = GPIO_MODE_GPIO,
|
||||||
|
.gpio7 = GPIO_MODE_GPIO,
|
||||||
|
.gpio8 = GPIO_MODE_GPIO,
|
||||||
|
.gpio9 = GPIO_MODE_GPIO,
|
||||||
|
.gpio10 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio11 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio12 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio13 = GPIO_MODE_GPIO,
|
||||||
|
.gpio14 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio15 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio16 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio17 = GPIO_MODE_GPIO,
|
||||||
|
.gpio18 = GPIO_MODE_GPIO,
|
||||||
|
.gpio19 = GPIO_MODE_GPIO,
|
||||||
|
.gpio20 = GPIO_MODE_GPIO,
|
||||||
|
.gpio21 = GPIO_MODE_GPIO,
|
||||||
|
.gpio22 = GPIO_MODE_GPIO,
|
||||||
|
.gpio23 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio24 = GPIO_MODE_GPIO,
|
||||||
|
.gpio25 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio26 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio27 = GPIO_MODE_GPIO,
|
||||||
|
.gpio28 = GPIO_MODE_GPIO,
|
||||||
|
.gpio29 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio30 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio31 = GPIO_MODE_NATIVE,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set1 pch_gpio_set1_direction = {
|
||||||
|
.gpio0 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio1 = GPIO_DIR_INPUT,
|
||||||
|
.gpio2 = GPIO_DIR_INPUT,
|
||||||
|
.gpio3 = GPIO_DIR_INPUT,
|
||||||
|
.gpio4 = GPIO_DIR_INPUT,
|
||||||
|
.gpio5 = GPIO_DIR_INPUT,
|
||||||
|
.gpio6 = GPIO_DIR_INPUT,
|
||||||
|
.gpio7 = GPIO_DIR_INPUT,
|
||||||
|
.gpio8 = GPIO_DIR_INPUT,
|
||||||
|
.gpio9 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio10 = GPIO_DIR_INPUT,
|
||||||
|
.gpio11 = GPIO_DIR_INPUT,
|
||||||
|
.gpio12 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio13 = GPIO_DIR_INPUT,
|
||||||
|
.gpio14 = GPIO_DIR_INPUT,
|
||||||
|
.gpio15 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio16 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio17 = GPIO_DIR_INPUT,
|
||||||
|
.gpio18 = GPIO_DIR_INPUT,
|
||||||
|
.gpio19 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio20 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio21 = GPIO_DIR_INPUT,
|
||||||
|
.gpio22 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio23 = GPIO_DIR_INPUT,
|
||||||
|
.gpio24 = GPIO_DIR_INPUT,
|
||||||
|
.gpio25 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio26 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio27 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio28 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio29 = GPIO_DIR_INPUT,
|
||||||
|
.gpio30 = GPIO_DIR_INPUT,
|
||||||
|
.gpio31 = GPIO_DIR_INPUT,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set1 pch_gpio_set1_level = {
|
||||||
|
.gpio0 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio1 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio2 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio3 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio4 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio5 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio6 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio7 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio8 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio9 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio10 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio11 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio12 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio13 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio14 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio15 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio16 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio17 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio18 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio19 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio20 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio21 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio22 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio23 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio24 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio25 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio26 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio27 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio28 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio29 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio30 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio31 = GPIO_LEVEL_HIGH,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set1 pch_gpio_set1_blink = {
|
||||||
|
.gpio0 = GPIO_NO_BLINK,
|
||||||
|
.gpio1 = GPIO_NO_BLINK,
|
||||||
|
.gpio2 = GPIO_NO_BLINK,
|
||||||
|
.gpio3 = GPIO_NO_BLINK,
|
||||||
|
.gpio4 = GPIO_NO_BLINK,
|
||||||
|
.gpio5 = GPIO_NO_BLINK,
|
||||||
|
.gpio6 = GPIO_NO_BLINK,
|
||||||
|
.gpio7 = GPIO_NO_BLINK,
|
||||||
|
.gpio8 = GPIO_NO_BLINK,
|
||||||
|
.gpio9 = GPIO_NO_BLINK,
|
||||||
|
.gpio10 = GPIO_NO_BLINK,
|
||||||
|
.gpio11 = GPIO_NO_BLINK,
|
||||||
|
.gpio12 = GPIO_NO_BLINK,
|
||||||
|
.gpio13 = GPIO_NO_BLINK,
|
||||||
|
.gpio14 = GPIO_NO_BLINK,
|
||||||
|
.gpio15 = GPIO_NO_BLINK,
|
||||||
|
.gpio16 = GPIO_NO_BLINK,
|
||||||
|
.gpio17 = GPIO_NO_BLINK,
|
||||||
|
.gpio18 = GPIO_NO_BLINK,
|
||||||
|
.gpio19 = GPIO_NO_BLINK,
|
||||||
|
.gpio20 = GPIO_NO_BLINK,
|
||||||
|
.gpio21 = GPIO_NO_BLINK,
|
||||||
|
.gpio22 = GPIO_NO_BLINK,
|
||||||
|
.gpio23 = GPIO_NO_BLINK,
|
||||||
|
.gpio24 = GPIO_NO_BLINK,
|
||||||
|
.gpio25 = GPIO_NO_BLINK,
|
||||||
|
.gpio26 = GPIO_NO_BLINK,
|
||||||
|
.gpio27 = GPIO_NO_BLINK,
|
||||||
|
.gpio28 = GPIO_NO_BLINK,
|
||||||
|
.gpio29 = GPIO_NO_BLINK,
|
||||||
|
.gpio30 = GPIO_NO_BLINK,
|
||||||
|
.gpio31 = GPIO_NO_BLINK,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set1 pch_gpio_set1_invert = {
|
||||||
|
.gpio0 = GPIO_NO_INVERT,
|
||||||
|
.gpio1 = GPIO_INVERT,
|
||||||
|
.gpio2 = GPIO_NO_INVERT,
|
||||||
|
.gpio3 = GPIO_NO_INVERT,
|
||||||
|
.gpio4 = GPIO_NO_INVERT,
|
||||||
|
.gpio5 = GPIO_NO_INVERT,
|
||||||
|
.gpio6 = GPIO_NO_INVERT,
|
||||||
|
.gpio7 = GPIO_NO_INVERT,
|
||||||
|
.gpio8 = GPIO_INVERT,
|
||||||
|
.gpio9 = GPIO_NO_INVERT,
|
||||||
|
.gpio10 = GPIO_NO_INVERT,
|
||||||
|
.gpio11 = GPIO_NO_INVERT,
|
||||||
|
.gpio12 = GPIO_NO_INVERT,
|
||||||
|
.gpio13 = GPIO_NO_INVERT,
|
||||||
|
.gpio14 = GPIO_NO_INVERT,
|
||||||
|
.gpio15 = GPIO_NO_INVERT,
|
||||||
|
.gpio16 = GPIO_NO_INVERT,
|
||||||
|
.gpio17 = GPIO_NO_INVERT,
|
||||||
|
.gpio18 = GPIO_NO_INVERT,
|
||||||
|
.gpio19 = GPIO_NO_INVERT,
|
||||||
|
.gpio20 = GPIO_NO_INVERT,
|
||||||
|
.gpio21 = GPIO_NO_INVERT,
|
||||||
|
.gpio22 = GPIO_NO_INVERT,
|
||||||
|
.gpio23 = GPIO_NO_INVERT,
|
||||||
|
.gpio24 = GPIO_NO_INVERT,
|
||||||
|
.gpio25 = GPIO_NO_INVERT,
|
||||||
|
.gpio26 = GPIO_NO_INVERT,
|
||||||
|
.gpio27 = GPIO_NO_INVERT,
|
||||||
|
.gpio28 = GPIO_NO_INVERT,
|
||||||
|
.gpio29 = GPIO_NO_INVERT,
|
||||||
|
.gpio30 = GPIO_NO_INVERT,
|
||||||
|
.gpio31 = GPIO_NO_INVERT,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set2 pch_gpio_set2_mode = {
|
||||||
|
.gpio32 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio33 = GPIO_MODE_GPIO,
|
||||||
|
.gpio34 = GPIO_MODE_GPIO,
|
||||||
|
.gpio35 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio36 = GPIO_MODE_GPIO,
|
||||||
|
.gpio37 = GPIO_MODE_GPIO,
|
||||||
|
.gpio38 = GPIO_MODE_GPIO,
|
||||||
|
.gpio39 = GPIO_MODE_GPIO,
|
||||||
|
.gpio40 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio41 = GPIO_MODE_GPIO,
|
||||||
|
.gpio42 = GPIO_MODE_GPIO,
|
||||||
|
.gpio43 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio44 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio45 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio46 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio47 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio48 = GPIO_MODE_GPIO,
|
||||||
|
.gpio49 = GPIO_MODE_GPIO,
|
||||||
|
.gpio50 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio51 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio52 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio53 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio54 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio55 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio56 = GPIO_MODE_GPIO,
|
||||||
|
.gpio57 = GPIO_MODE_GPIO,
|
||||||
|
.gpio58 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio59 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio60 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio61 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio62 = GPIO_MODE_NATIVE,
|
||||||
|
.gpio63 = GPIO_MODE_NATIVE,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set2 pch_gpio_set2_direction = {
|
||||||
|
.gpio32 = GPIO_DIR_INPUT,
|
||||||
|
.gpio33 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio34 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio35 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio36 = GPIO_DIR_INPUT,
|
||||||
|
.gpio37 = GPIO_DIR_INPUT,
|
||||||
|
.gpio38 = GPIO_DIR_INPUT,
|
||||||
|
.gpio39 = GPIO_DIR_INPUT,
|
||||||
|
.gpio40 = GPIO_DIR_INPUT,
|
||||||
|
.gpio41 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio42 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio43 = GPIO_DIR_INPUT,
|
||||||
|
.gpio44 = GPIO_DIR_INPUT,
|
||||||
|
.gpio45 = GPIO_DIR_INPUT,
|
||||||
|
.gpio46 = GPIO_DIR_INPUT,
|
||||||
|
.gpio47 = GPIO_DIR_INPUT,
|
||||||
|
.gpio48 = GPIO_DIR_INPUT,
|
||||||
|
.gpio49 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio50 = GPIO_DIR_INPUT,
|
||||||
|
.gpio51 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio52 = GPIO_DIR_INPUT,
|
||||||
|
.gpio53 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio54 = GPIO_DIR_INPUT,
|
||||||
|
.gpio55 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio56 = GPIO_DIR_INPUT,
|
||||||
|
.gpio57 = GPIO_DIR_INPUT,
|
||||||
|
.gpio58 = GPIO_DIR_INPUT,
|
||||||
|
.gpio59 = GPIO_DIR_INPUT,
|
||||||
|
.gpio60 = GPIO_DIR_INPUT,
|
||||||
|
.gpio61 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio62 = GPIO_DIR_OUTPUT,
|
||||||
|
.gpio63 = GPIO_DIR_OUTPUT,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_set2 pch_gpio_set2_level = {
|
||||||
|
.gpio32 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio33 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio34 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio35 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio36 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio37 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio38 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio39 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio40 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio41 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio42 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio43 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio44 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio45 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio46 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio47 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio48 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio49 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio50 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio51 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio52 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio53 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio54 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio55 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio56 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio57 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio58 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio59 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio60 = GPIO_LEVEL_HIGH,
|
||||||
|
.gpio61 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio62 = GPIO_LEVEL_LOW,
|
||||||
|
.gpio63 = GPIO_LEVEL_LOW,
|
||||||
|
};
|
||||||
|
|
||||||
|
const struct pch_gpio_map x200_gpio_map = {
|
||||||
|
.set1 = {
|
||||||
|
.mode = &pch_gpio_set1_mode,
|
||||||
|
.direction = &pch_gpio_set1_direction,
|
||||||
|
.level = &pch_gpio_set1_level,
|
||||||
|
.blink = &pch_gpio_set1_blink,
|
||||||
|
.invert = &pch_gpio_set1_invert,
|
||||||
|
},
|
||||||
|
.set2 = {
|
||||||
|
.mode = &pch_gpio_set2_mode,
|
||||||
|
.direction = &pch_gpio_set2_direction,
|
||||||
|
.level = &pch_gpio_set2_level,
|
||||||
|
},
|
||||||
|
};
|
||||||
|
|
||||||
|
#endif
|
||||||
@ -30,28 +30,11 @@
|
|||||||
#include <console/console.h>
|
#include <console/console.h>
|
||||||
#include <southbridge/intel/i82801ix/i82801ix.h>
|
#include <southbridge/intel/i82801ix/i82801ix.h>
|
||||||
#include <northbridge/intel/gm45/gm45.h>
|
#include <northbridge/intel/gm45/gm45.h>
|
||||||
|
#include "gpio.h"
|
||||||
|
|
||||||
#define LPC_DEV PCI_DEV(0, 0x1f, 0)
|
#define LPC_DEV PCI_DEV(0, 0x1f, 0)
|
||||||
#define MCH_DEV PCI_DEV(0, 0, 0)
|
#define MCH_DEV PCI_DEV(0, 0, 0)
|
||||||
|
|
||||||
static void default_southbridge_gpio_setup(void)
|
|
||||||
{
|
|
||||||
outl(0x197e23fe, DEFAULT_GPIOBASE + GP_IO_USE_SEL);
|
|
||||||
outl(0xe1a66dfe, DEFAULT_GPIOBASE + GP_IO_SEL);
|
|
||||||
outl(0xe3faef3f, DEFAULT_GPIOBASE + GP_LVL);
|
|
||||||
|
|
||||||
/* Disable blink [31:0]. */
|
|
||||||
outl(0x00000000, DEFAULT_GPIOBASE + GPO_BLINK);
|
|
||||||
/* Set input inversion [31:0]. */
|
|
||||||
outl(0x00000102, DEFAULT_GPIOBASE + GPI_INV);
|
|
||||||
|
|
||||||
/* Enable GPIOs [60:32]. */
|
|
||||||
outl(0x030306f6, DEFAULT_GPIOBASE + GP_IO_USE_SEL2);
|
|
||||||
/* Set input/output mode [60:32] (0 == out, 1 == in). */
|
|
||||||
outl(0x1f55f9f1, DEFAULT_GPIOBASE + GP_IO_SEL2);
|
|
||||||
/* Set gpio levels [60:32]. */
|
|
||||||
outl(0x1dffff53, DEFAULT_GPIOBASE + GP_LVL2);
|
|
||||||
}
|
|
||||||
|
|
||||||
static void early_lpc_setup(void)
|
static void early_lpc_setup(void)
|
||||||
{
|
{
|
||||||
@ -93,7 +76,7 @@ void mainboard_romstage_entry(unsigned long bist)
|
|||||||
gm45_early_reset();
|
gm45_early_reset();
|
||||||
}
|
}
|
||||||
|
|
||||||
default_southbridge_gpio_setup();
|
setup_pch_gpios(&x200_gpio_map);
|
||||||
|
|
||||||
/* ASPM related setting, set early by original BIOS. */
|
/* ASPM related setting, set early by original BIOS. */
|
||||||
DMIBAR16(0x204) &= ~(3 << 10);
|
DMIBAR16(0x204) &= ~(3 << 10);
|
||||||
|
|||||||
Loading…
x
Reference in New Issue
Block a user