Initial AMD Barcelona support for rev Bx.
These are the core files for HyperTransport, DDR2 Memory, and multi-core initialization. Signed-off-by: Marc Jones <marc.jones@amd.com> Reviewed-by: Jordan Crouse <jordan.crouse@amd.com> Acked-by: Myles Watson <myles@pel.cs.byu.edu> git-svn-id: svn://svn.coreboot.org/coreboot/trunk@3014 2b7e53f0-3cfb-0310-b3e9-8179ed1497e1
This commit is contained in:
Marc Jones
331
src/northbridge/amd/amdfam10/debug.c
Normal file
331
src/northbridge/amd/amdfam10/debug.c
Normal file
@ -0,0 +1,331 @@
|
||||
/*
|
||||
* This file is part of the LinuxBIOS project.
|
||||
*
|
||||
* Copyright (C) 2007 Advanced Micro Devices, Inc.
|
||||
*
|
||||
* This program is free software; you can redistribute it and/or modify
|
||||
* it under the terms of the GNU General Public License as published by
|
||||
* the Free Software Foundation; version 2 of the License.
|
||||
*
|
||||
* This program is distributed in the hope that it will be useful,
|
||||
* but WITHOUT ANY WARRANTY; without even the implied warranty of
|
||||
* MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
|
||||
* GNU General Public License for more details.
|
||||
*
|
||||
* You should have received a copy of the GNU General Public License
|
||||
* along with this program; if not, write to the Free Software
|
||||
* Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA 02110-1301 USA
|
||||
*/
|
||||
|
||||
/*
|
||||
* Generic FAM10 debug code, used by mainboard specific car_auto.c
|
||||
*/
|
||||
|
||||
#include "amdfam10_pci.c"
|
||||
|
||||
static void udelay_tsc(u32 us);
|
||||
|
||||
static void print_debug_addr(const char *str, void *val)
|
||||
{
|
||||
#if CACHE_AS_RAM_ADDRESS_DEBUG == 1
|
||||
printk_debug("------Address debug: %s%x------\n", str, val);
|
||||
#endif
|
||||
}
|
||||
|
||||
static void print_debug_pci_dev(u32 dev)
|
||||
{
|
||||
#if PCI_BUS_SEGN_BITS==0
|
||||
printk_debug("PCI: %02x:%02x.%02x", (dev>>20) & 0xff, (dev>>15) & 0x1f, (dev>>12) & 0x7);
|
||||
#else
|
||||
printk_debug("PCI: %04x:%02x:%02x.%02x", (dev>>28) & 0x0f, (dev>>20) & 0xff, (dev>>15) & 0x1f, (dev>>12) & 0x7);
|
||||
#endif
|
||||
}
|
||||
|
||||
static void print_pci_devices(void)
|
||||
{
|
||||
device_t dev;
|
||||
for(dev = PCI_DEV(0, 0, 0);
|
||||
dev <= PCI_DEV(0xff, 0x1f, 0x7);
|
||||
dev += PCI_DEV(0,0,1)) {
|
||||
u32 id;
|
||||
id = pci_read_config32(dev, PCI_VENDOR_ID);
|
||||
if (((id & 0xffff) == 0x0000) || ((id & 0xffff) == 0xffff) ||
|
||||
(((id >> 16) & 0xffff) == 0xffff) ||
|
||||
(((id >> 16) & 0xffff) == 0x0000)) {
|
||||
continue;
|
||||
}
|
||||
print_debug_pci_dev(dev);
|
||||
printk_debug(" %04x:%04x\n", (id & 0xffff), (id>>16));
|
||||
if(((dev>>12) & 0x07) == 0) {
|
||||
u8 hdr_type;
|
||||
hdr_type = pci_read_config8(dev, PCI_HEADER_TYPE);
|
||||
if((hdr_type & 0x80) != 0x80) {
|
||||
dev += PCI_DEV(0,0,7);
|
||||
}
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
static void print_pci_devices_on_bus(u32 busn)
|
||||
{
|
||||
device_t dev;
|
||||
for(dev = PCI_DEV(busn, 0, 0);
|
||||
dev <= PCI_DEV(busn, 0x1f, 0x7);
|
||||
dev += PCI_DEV(0,0,1)) {
|
||||
u32 id;
|
||||
id = pci_read_config32(dev, PCI_VENDOR_ID);
|
||||
if (((id & 0xffff) == 0x0000) || ((id & 0xffff) == 0xffff) ||
|
||||
(((id >> 16) & 0xffff) == 0xffff) ||
|
||||
(((id >> 16) & 0xffff) == 0x0000)) {
|
||||
continue;
|
||||
}
|
||||
print_debug_pci_dev(dev);
|
||||
printk_debug(" %04x:%04x\n", (id & 0xffff), (id>>16));
|
||||
if(((dev>>12) & 0x07) == 0) {
|
||||
u8 hdr_type;
|
||||
hdr_type = pci_read_config8(dev, PCI_HEADER_TYPE);
|
||||
if((hdr_type & 0x80) != 0x80) {
|
||||
dev += PCI_DEV(0,0,7);
|
||||
}
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
|
||||
|
||||
static void dump_pci_device_range(u32 dev, u32 start_reg, u32 size)
|
||||
{
|
||||
int i;
|
||||
print_debug_pci_dev(dev);
|
||||
int j;
|
||||
int end = start_reg + size;
|
||||
|
||||
for(i = start_reg; i < end; i+=4) {
|
||||
u32 val;
|
||||
if ((i & 0x0f) == 0) {
|
||||
printk_debug("\n%04x:",i);
|
||||
}
|
||||
val = pci_read_config32(dev, i);
|
||||
for(j=0;j<4;j++) {
|
||||
printk_debug(" %02x", val & 0xff);
|
||||
val >>= 8;
|
||||
}
|
||||
}
|
||||
print_debug("\n");
|
||||
}
|
||||
static void dump_pci_device(u32 dev)
|
||||
{
|
||||
dump_pci_device_range(dev, 0, 4096);
|
||||
}
|
||||
static u32 pci_read_config32_index_wait(device_t dev, u32 index_reg, u32 index);
|
||||
static void dump_pci_device_index_wait_range(u32 dev, u32 index_reg, u32 start,
|
||||
u32 size)
|
||||
{
|
||||
int i;
|
||||
int end = start + size;
|
||||
print_debug_pci_dev(dev);
|
||||
print_debug(" -- index_reg="); print_debug_hex32(index_reg);
|
||||
|
||||
for(i = start; i < end; i++) {
|
||||
u32 val;
|
||||
int j;
|
||||
printk_debug("\n%02x:",i);
|
||||
val = pci_read_config32_index_wait(dev, index_reg, i);
|
||||
for(j=0;j<4;j++) {
|
||||
printk_debug(" %02x", val & 0xff);
|
||||
val >>= 8;
|
||||
}
|
||||
|
||||
}
|
||||
print_debug("\n");
|
||||
}
|
||||
static void dump_pci_device_index_wait(u32 dev, u32 index_reg)
|
||||
{
|
||||
dump_pci_device_index_wait_range(dev, index_reg, 0, 0x54);
|
||||
dump_pci_device_index_wait_range(dev, index_reg, 0x100, 0x08); //DIMM1 when memclk > 400Hz
|
||||
// dump_pci_device_index_wait_range(dev, index_reg, 0x200, 0x08); //DIMM2
|
||||
// dump_pci_device_index_wait_range(dev, index_reg, 0x300, 0x08); //DIMM3
|
||||
|
||||
}
|
||||
|
||||
static void dump_pci_device_index(u32 dev, u32 index_reg, u32 type, u32 length)
|
||||
{
|
||||
int i;
|
||||
print_debug_pci_dev(dev);
|
||||
|
||||
print_debug(" index reg: "); print_debug_hex16(index_reg); print_debug(" type: "); print_debug_hex8(type);
|
||||
|
||||
type<<=28;
|
||||
|
||||
for(i = 0; i < length; i++) {
|
||||
u32 val;
|
||||
if ((i & 0x0f) == 0) {
|
||||
printk_debug("\n%02x:",i);
|
||||
}
|
||||
val = pci_read_config32_index(dev, index_reg, i|type);
|
||||
printk_debug(" %08x", val);
|
||||
}
|
||||
print_debug("\n");
|
||||
}
|
||||
|
||||
|
||||
static void dump_pci_devices(void)
|
||||
{
|
||||
device_t dev;
|
||||
for(dev = PCI_DEV(0, 0, 0);
|
||||
dev <= PCI_DEV(0xff, 0x1f, 0x7);
|
||||
dev += PCI_DEV(0,0,1)) {
|
||||
u32 id;
|
||||
id = pci_read_config32(dev, PCI_VENDOR_ID);
|
||||
if (((id & 0xffff) == 0x0000) || ((id & 0xffff) == 0xffff) ||
|
||||
(((id >> 16) & 0xffff) == 0xffff) ||
|
||||
(((id >> 16) & 0xffff) == 0x0000)) {
|
||||
continue;
|
||||
}
|
||||
dump_pci_device(dev);
|
||||
|
||||
if(((dev>>12) & 0x07) == 0) {
|
||||
u8 hdr_type;
|
||||
hdr_type = pci_read_config8(dev, PCI_HEADER_TYPE);
|
||||
if((hdr_type & 0x80) != 0x80) {
|
||||
dev += PCI_DEV(0,0,7);
|
||||
}
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
|
||||
static void dump_pci_devices_on_bus(u32 busn)
|
||||
{
|
||||
device_t dev;
|
||||
for(dev = PCI_DEV(busn, 0, 0);
|
||||
dev <= PCI_DEV(busn, 0x1f, 0x7);
|
||||
dev += PCI_DEV(0,0,1)) {
|
||||
u32 id;
|
||||
id = pci_read_config32(dev, PCI_VENDOR_ID);
|
||||
if (((id & 0xffff) == 0x0000) || ((id & 0xffff) == 0xffff) ||
|
||||
(((id >> 16) & 0xffff) == 0xffff) ||
|
||||
(((id >> 16) & 0xffff) == 0x0000)) {
|
||||
continue;
|
||||
}
|
||||
dump_pci_device(dev);
|
||||
|
||||
if(((dev>>12) & 0x07) == 0) {
|
||||
u8 hdr_type;
|
||||
hdr_type = pci_read_config8(dev, PCI_HEADER_TYPE);
|
||||
if((hdr_type & 0x80) != 0x80) {
|
||||
dev += PCI_DEV(0,0,7);
|
||||
}
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
#ifndef DEBUG_SMBUS
|
||||
#define DEBUG_SMBUS 0
|
||||
#endif
|
||||
|
||||
#if DEBUG_SMBUS == 1
|
||||
|
||||
static void dump_spd_registers(const struct mem_controller *ctrl)
|
||||
{
|
||||
int i;
|
||||
print_debug("\n");
|
||||
for(i = 0; i < DIMM_SOCKETS; i++) {
|
||||
u32 device;
|
||||
device = ctrl->spd_addr[i];
|
||||
if (device) {
|
||||
int j;
|
||||
printk_debug("dimm: %02x.0: %02x", i, device);
|
||||
for(j = 0; j < 128; j++) {
|
||||
int status;
|
||||
u8 byte;
|
||||
if ((j & 0xf) == 0) {
|
||||
printk_debug("\n%02x: ", j);
|
||||
}
|
||||
status = smbus_read_byte(device, j);
|
||||
if (status < 0) {
|
||||
break;
|
||||
}
|
||||
byte = status & 0xff;
|
||||
printk_debug("%02x ", byte);
|
||||
}
|
||||
print_debug("\n");
|
||||
}
|
||||
device = ctrl->spd_addr[i+DIMM_SOCKETS];
|
||||
if (device) {
|
||||
int j;
|
||||
printk_debug("dimm: %02x.1: %02x", i, device);
|
||||
for(j = 0; j < 128; j++) {
|
||||
int status;
|
||||
u8 byte;
|
||||
if ((j & 0xf) == 0) {
|
||||
printk_debug("\n%02x: ", j);
|
||||
}
|
||||
status = smbus_read_byte(device, j);
|
||||
if (status < 0) {
|
||||
break;
|
||||
}
|
||||
byte = status & 0xff;
|
||||
printk_debug("%02x ", byte);
|
||||
}
|
||||
print_debug("\n");
|
||||
}
|
||||
}
|
||||
}
|
||||
static void dump_smbus_registers(void)
|
||||
{
|
||||
u32 device;
|
||||
print_debug("\n");
|
||||
for(device = 1; device < 0x80; device++) {
|
||||
int j;
|
||||
if( smbus_read_byte(device, 0) < 0 ) continue;
|
||||
printk_debug("smbus: %02x", device);
|
||||
for(j = 0; j < 256; j++) {
|
||||
int status;
|
||||
u8 byte;
|
||||
status = smbus_read_byte(device, j);
|
||||
if (status < 0) {
|
||||
break;
|
||||
}
|
||||
if ((j & 0xf) == 0) {
|
||||
printk_debug("\n%02x: ",j);
|
||||
}
|
||||
byte = status & 0xff;
|
||||
printk_debug("%02x ", byte);
|
||||
}
|
||||
print_debug("\n");
|
||||
}
|
||||
}
|
||||
#endif
|
||||
static void dump_io_resources(u32 port)
|
||||
{
|
||||
|
||||
int i;
|
||||
udelay_tsc(2000);
|
||||
printk_debug("%04x:\n", port);
|
||||
for(i=0;i<256;i++) {
|
||||
u8 val;
|
||||
if ((i & 0x0f) == 0) {
|
||||
printk_debug("%02x:", i);
|
||||
}
|
||||
val = inb(port);
|
||||
printk_debug(" %02x",val);
|
||||
if ((i & 0x0f) == 0x0f) {
|
||||
print_debug("\n");
|
||||
}
|
||||
port++;
|
||||
}
|
||||
}
|
||||
|
||||
static void dump_mem(u32 start, u32 end)
|
||||
{
|
||||
u32 i;
|
||||
print_debug("dump_mem:");
|
||||
for(i=start;i<end;i++) {
|
||||
if((i & 0xf)==0) {
|
||||
printk_debug("\n%08x:", i);
|
||||
}
|
||||
printk_debug(" %02x", (u8)*((u8 *)i));
|
||||
}
|
||||
print_debug("\n");
|
||||
}
|
||||
Reference in New Issue
Block a user