cpu: Add SPDX license headers to Makefiles

To help identify the licenses of the various files contained in the
coreboot source, we've added SPDX headers to the top of all of the
.c and .h files. This extends that practice to Makefiles.

Any file in the coreboot project without a specific license is bound
to the license of the overall coreboot project, GPL Version 2.

This patch adds the GPL V2 license identifier to the top of all
makefiles in the cpu directory that don't already have an SPDX
license line at the top.

Signed-off-by: Martin Roth <gaumless@gmail.com>
Change-Id: I3033f2a9eebc75220f7666325857b3ddd60c8f75
Reviewed-on: https://review.coreboot.org/c/coreboot/+/68979
Reviewed-by: Tim Crawford <tcrawford@system76.com>
Tested-by: build bot (Jenkins) <no-reply@coreboot.org>
Reviewed-by: Elyes Haouas <ehaouas@noos.fr>
Reviewed-by: Eric Lai <eric_lai@quanta.corp-partner.google.com>
Reviewed-by: Felix Singer <service+coreboot-gerrit@felixsinger.de>

src/cpu/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ################################################################################
 ## Subdirectories
 ################################################################################

src/cpu/amd/Makefile.inc

@@ -1 +1,3 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 subdirs-$(CONFIG_CPU_AMD_PI) += pi

src/cpu/amd/mtrr/Makefile.inc

@@ -1 +1,3 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += amd_mtrr.c

src/cpu/armltd/Makefile.inc

@@ -1 +1,3 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 subdirs-$(CONFIG_CPU_ARMLTD_CORTEX_A9) += cortex-a9

src/cpu/intel/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 # Note: From here on down, we are socket-centric. Socket choice determines
 # what other CPU files are included.
 #

src/cpu/intel/common/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-$(CONFIG_CPU_INTEL_COMMON) += common_init.c
 ramstage-$(CONFIG_CPU_INTEL_COMMON) += hyperthreading.c
 ramstage-$(CONFIG_CPU_INTEL_COMMON_VOLTAGE) += voltage.c

src/cpu/intel/fit/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 bootblock-y += fit.c
 
 # The FIT table is generated as a separate CBFS file.

src/cpu/intel/haswell/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += haswell_init.c
 
 romstage-y += romstage.c

src/cpu/intel/microcode/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 bootblock-$(CONFIG_MICROCODE_UPDATE_PRE_RAM) += microcode_asm.S
 
 bootblock-$(CONFIG_SUPPORT_CPU_UCODE_IN_CBFS) += microcode.c

src/cpu/intel/model_1067x/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += model_1067x_init.c
 ramstage-$(CONFIG_PARALLEL_MP) += mp_init.c
 subdirs-y += ../../x86/name

src/cpu/intel/model_106cx/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += model_106cx_init.c
 subdirs-y += ../../x86/name
 subdirs-y += ../smm/gen1

src/cpu/intel/model_2065x/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += model_2065x_init.c
 subdirs-y += ../../x86/name
 subdirs-y += ../../intel/turbo

src/cpu/intel/model_206ax/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += model_206ax_init.c
 subdirs-y += ../../x86/name
 subdirs-y += ../smm/gen1

src/cpu/intel/model_6bx/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += model_6bx_init.c
 subdirs-y += ../../x86/name
 

src/cpu/intel/model_6ex/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += model_6ex_init.c
 subdirs-y += ../../x86/name
 subdirs-y += ../common

src/cpu/intel/model_6fx/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += model_6fx_init.c
 subdirs-y += ../../x86/name
 subdirs-y += ../common

src/cpu/intel/model_6xx/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += model_6xx_init.c
 
 cpu_microcode_bins += $(wildcard 3rdparty/intel-microcode/intel-ucode/06-06-*)

src/cpu/intel/model_f2x/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 subdirs-y += ../common
 
 ramstage-y += model_f2x_init.c

src/cpu/intel/model_f3x/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += model_f3x_init.c
 
 subdirs-y += ../smm/gen1

src/cpu/intel/model_f4x/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += model_f4x_init.c
 subdirs-y += ../smm/gen1
 ramstage-$(CONFIG_PARALLEL_MP) += ../model_1067x/mp_init.c

src/cpu/intel/smm/Makefile.inc

@@ -1 +1,3 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-$(CONFIG_HAVE_SMI_HANDLER) += smm_reloc.c

src/cpu/intel/smm/gen1/Makefile.inc

@@ -1 +1,3 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-$(CONFIG_HAVE_SMI_HANDLER) += smmrelocate.c

src/cpu/intel/socket_441/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 subdirs-y += ../model_106cx
 subdirs-y += ../microcode
 subdirs-y += ../speedstep

src/cpu/intel/socket_BGA956/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 subdirs-y += ../model_1067x
 subdirs-y += ../microcode
 subdirs-y += ../speedstep

src/cpu/intel/socket_FCBGA559/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 subdirs-y += ../model_106cx
 subdirs-y += ../microcode
 subdirs-y += ../speedstep

src/cpu/intel/socket_LGA775/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 subdirs-y += ../model_6fx
 subdirs-y += ../model_f3x
 subdirs-y += ../model_f4x

src/cpu/intel/socket_m/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 subdirs-y += ../model_6ex
 subdirs-y += ../model_6fx
 subdirs-y += ../../x86/lapic

src/cpu/intel/socket_mPGA604/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 subdirs-y += ../model_f2x
 subdirs-y += ../../x86/lapic
 subdirs-y += ../microcode

src/cpu/intel/socket_p/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 subdirs-y += ../model_6fx
 subdirs-y += ../model_1067x
 subdirs-y += ../../x86/lapic

src/cpu/intel/speedstep/Makefile.inc

@@ -1 +1,3 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += acpi.c speedstep.c

src/cpu/intel/turbo/Makefile.inc

@@ -1 +1,3 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y += turbo.c

src/cpu/x86/64bit/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 all_x86-y += mode_switch.S
 
 # Add --defsym=_start=0 to suppress a linker warning.

src/cpu/x86/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 subdirs-y += lapic
 subdirs-y += mtrr
 subdirs-y += pae

src/cpu/x86/cache/Makefile.inc

@@ -1,2 +1,4 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 romstage-y += cache.c
 ramstage-y += cache.c

src/cpu/x86/lapic/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-$(CONFIG_AP_IN_SIPI_WAIT) += lapic_cpu_stop.c
 
 bootblock-$(CONFIG_UDELAY_LAPIC) += apic_timer.c

src/cpu/x86/mtrr/Makefile.inc

@@ -1,3 +1,5 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 ramstage-y	+= mtrr.c
 
 romstage-y	+= earlymtrr.c

src/cpu/x86/pae/Makefile.inc

@@ -1,2 +1,4 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 all_x86-y += pgtbl.c
 smm-y += pgtbl.c

src/cpu/x86/tsc/Makefile.inc

@@ -1,2 +1,4 @@
+## SPDX-License-Identifier: GPL-2.0-only
+
 all_x86-y += delay_tsc.c
 smm-y += delay_tsc.c